目前我国绝大多数本科数字电路课程完成后的学生获得的仅为基于74系列器件的基础数字逻辑认知，和一些验证性数字电路设计常识，自主设计乃至创新设计完全谈不上。然而社会对本科人才的要求并未因此而有所降低。图5-1是美国密西根大学本科一年级学生在教师的指导下完成的复杂数字系统设计：PS2键盘控制的电子琴设计，演奏中五线谱乐符在VGA上显示；清华大学本科二年级学生自主设计的全数字立体声播放系统，音量和歌曲通过接口于FPGA的PS/2键盘调协和选择，含VGA控制显示

主系统资源：

★ 此系统在确保完成传统数字电路实验的前提下，通过所提供的平台使实验者的自主设计水平和自主创新能力最大程度的提高成为可能。系统分为两大可互为支持的实验区：

一、基于传统的手工设计技术之原理验证与原理设计性实验区；

★ 原理验证与原理设计性实验区中主要通过数字电路传统实验方法，如利用接插线的方法使用74系列数字器件完成传统的实验。但为了能与自主设计与自主创新平台有机融合，此区域的接插线方式有3种：

1、主板带插孔的传统接插线方式；

2；主板带插针的高速线方式；

3、排线座与排线方式。从而可使实验者从传统实验项目向自主设计的创新实验实现无缝过渡！

二、基于现代自动设计技术之自主设计与自主创新实验区。

★ 自主设计与自主创新实验区主要由含20万逻辑门的CycloneII新型大规模FPGA EP2C5构成。它包含4608个LEs、5064个触发器、12万个可编辑RAM/ROM存储单元、2个参数可设置型嵌入式锁相环（可倍频至400MHz）、26个9bit乘9bit可编辑数字乘法器。在QuartusII设计平台中含有几乎所有类型的74系列器件的库。具体使用和实验方法，包括在FPGA上完成传统74系列器件构成的实验方法，以及传统实验向创新实验过渡的方法都可参考科学出版社的《数字电子技术与数字系统》一书。

硬件配置：

一、传统实验配置：

1、模板由2mm具有良好电磁兼容性的双层SX8200-J板构成。

集成电路插座（若干8P、14P、16P、20P、28P、40P等）、并配有74系列芯片，三组高、中、低蜂鸣器模块、电位器等。

标配传统器件有：74164、74165、74191、7474、74138、7448、74148、74393

2、电源有自动保护的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通过锁相环可获得的时钟频率有10M-400MHz；通过DDS函数信号发生器可获得0.05Hz至15MHz之间任何频率，步进精度0.03Hz；通过标准时钟可获得标准时钟频率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768、65536、312.5、1.25M、2.5M、5M、10M、20MHz等19个频率。

4、配有20P、16P、14P，专用插孔的IC座，并配有专用插线

二、基于自动设计技术的自主设计配置：

1、DDS函数信号发生器。

◆等精度频率计特性：频率测试范围0.1Hz~270MHz，全程精度恒为1/100000 ，TTL电平输入测占空比（精度0.1%）和脉宽（精度0.001微秒）计数最高速率270MHz，可控制计数、停止、清零

◆波形输出：正弦波、矩形波、三角波、锯齿波、梯形波、任意波、李萨如图形信号输出

◆扫频特性：扫频方式有：线性内部、线性外部、对数内部、对数外部共4种扫描方式。扫频过程中同步显示输出频率，并可随时停止扫描，并显示出该点频率，暂停后又可继续扫描。扫描范围：在0.03Hz~15MHz，在此范围内，扫描起始与终点、扫描速率（10s~100μs，

◆调制信号：调制类型有：幅度调制AM，频率调制FM、相位调制PM。调制深度0% ~ 99%、幅度键控ASK相位键控PSK、频率键控FSK。

2、嵌入式逻辑分析仪。可利用载于DDS函数信号发生器中的嵌入式逻辑分析仪SignalTapII对实验模块进行实时测试，引导学生与工程实际0接触。

3、两个4位BCD码和HEX十六进制码发生器；12个高低电平发生开关、4X4控制键盘、16个没有任何毛刺，及纯净的的单脉冲发生（琴键式）键。

4、16个发光管、两个7段显示的数码、6个带BCD/HEX16进制码译码器的数码管、2个可发出BCD/HEX输出码的控制键

5、4行X20字液晶屏。

6、USB-Blaster编程器一个、ByteBlasterMV编程模块一个。

7、5功能智能逻辑笔一个：测高电平、低电平、中电平、高阻态、脉冲。

8、AD、双通道DAC,实验模块，以及直流电机和步进电机等。

8、74系列快速实验经典器件模块

9、提供与科学出版社20011年10月出版的《数字电子技术基础》所有实验全配套

3类实验项目：

1、利用传统器件（如74系列器件）以传统的方式完成数字电路实验。KX_DG3提供完成所有此类实验的平台；

2、作为向自主设计平台过渡训练，利用QuartusII在FPGA上重复完成以上所有传统数字电路实验，但利用先进的时序仿真器来测试电路模型，包括竞争冒险现象等等（方法可参考科学出版社的《数字电子技术与数字系统》）；

3、利用DDS函数信号发生器、QuartusII、时序仿真工具、嵌入式逻辑分析仪SignalTapII、在系统读写器In-System Memory Content Editor等，实现自主设计，培养自主设计和自主创新能力。使学生在数字电路学习阶段就能在原理认知、动手能力、实践水平和创新意识方面较之传统实验方式的训练有质的飞跃，为后期的学习打好坚实的理论与实践基础。

基于EDA技术的实验：（部分）

1、3-8译码器构成1位全加器

2、基于CASE语句的3-8译码器构成1位全加器

3、1位全加器设计

4、16进制数至7段LED显示译码器

5、抖动消除电路设计

6、基于74161的12进制计数器

7、基于广义译码器的计数器

8、基于广义译码器的12进制计数器

9、基于一般模型的异步预置型12进制计数器

10、基于一般模型的抗干扰型10进制计数器

11、基于一般模型的可预置型计数器