★ 自主设计与自主创新实验区主要由含20万逻辑门的CycloneII新型大规模FPGA EP2C5构成。它包含4608个LEs、5064个触发器、12万个可编辑RAM/ROM存储单元、2个参数可设置型嵌入式锁相环（可倍频至400MHz）、26个9bit乘9bit可编辑数字乘法器。在QuartusII设计平台中含有几乎所有类型的74系列器件的库。具体使用和实验方法，包括在FPGA上完成传统74系列器件构成的实验方法，以及传统实验向创新实验过渡的方法都可参考科学出版社的《数字电子技术与数字系统》一书。

硬件配置：

传统实验配置：

1、模板由2mm具有良好电磁兼容性的双层SX8200-J板构成。

集成电路插座（若干8P、14P、16P、20P、28P、40P等）、蜂鸣器模块、电位器等。

2、电源有自动保护的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通过锁相环可获得的时钟频率有10M-400MHz；通过DDS函数信号发生器可获得0.05Hz至15MHz之间任何频率，步进精度0.03Hz；通过标准时钟可获得标准时钟频率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768Hz等19个频率。

基于自动设计技术的自主设计配置：

1、DDS函数信号发生器。功能指标可参考以上“二、康芯DDS函数信号发生器”一节的KX_DDS6系统。

2、嵌入式逻辑分析仪。可利用载于DDS函数信号发生器中的嵌入式逻辑分析仪SignalTapII对实验模块进行实时测试，引导学生与工程实际0接触。

3、两个4位BCD码和HEX十六进制码发生器；12个高低电平发生开关、4X4控制键盘、4个没有任何毛刺，及纯净的的单脉冲发生键。

4、16个发光管、两个7段显示的数码、6个带BCD/HEX16进制码译码器的数码管、4行X20字液晶屏。

5、USB-Blaster编程器一个、ByteBlasterMV编程模块一个、AT89S51一片。

6、5功能智能逻辑笔一个：测高电平、低电平、中电平、高阻态、脉冲。

3类实验项目：

1、利用传统器件（如74系列器件）以传统的方式完成数字电路实验。KX_DG3提供完成所有此类实验的平台；

2、作为向自主设计平台过渡训练，利用QuartusII在FPGA上重复完成以上所有传统数字电路实验，但利用先进的时序仿真器来测试电路模型，包括竞争冒险现象等等（方法可参考科学出版社的《数字电子技术与数字系统》）；

3、利用DDS函数信号发生器、QuartusII、时序仿真工具、嵌入式逻辑分析仪SignalTapII、在系统读写器In-System Memory Content Editor等，实现自主设计，培养自主设计和自主创新能力。使学生在数字电路学习阶段就能在原理认知、动手能力、实践水平和创新意识方面较之传统实验方式的训练有质的飞跃，为后期的学习打好坚实的理论与实践基础。

注，配备数字电路设计示例若干：电子琴；5歌曲演奏（梁祝、敖包相会、十送红军、采茶舞曲等）；频率计；乒乓球游戏；交通灯控制；PWM等。

相关产品